积分商城

最新搜索： stm32f0 usb源码 随身听 神经网络 DfuSe SSD1306 STM32F103C8T6
您现在的位置是：首页 > 源码 > 基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR

更新时间：2021-04-13 11:05:34 大小：5M 上传用户：xzxbybd查看TA发布的资源 标签：fpgasdramverilogquartus 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的

TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

timescale 1ps/1ps

module top

(

input                        clk,

input                        rst_n,

output[1:0]                  led,

output                       sdram_clk,     //sdram clock

output                       sdram_cke,     //sdram clock enable

output                       sdram_cs_n,    //sdram chip select

output                       sdram_we_n,    //sdram write enable

output                       sdram_cas_n,   //sdram column address strobe

output                       sdram_ras_n,   //sdram row address strobe

output[1:0]                  sdram_dqm,     //sdram data enable 

output[1:0]                  sdram_ba,      //sdram bank address

output[12:0]                 sdram_addr,    //sdram address

inout[15:0]                  sdram_dq       //sdram data

);

parameter MEM_DATA_BITS          = 16  ;        //external memory user interface data width

parameter ADDR_BITS              = 24  ;        //external memory user interface address width

parameter BUSRT_BITS             = 10  ;        //external memory user interface burst width

parameter BURST_SIZE             = 128 ;        //burst size


wire                             wr_burst_data_req;       // from external memory controller,write data request ,before data 1 clock

wire                             wr_burst_finish;         // from external memory controller,burst write finish


image.png


部分文件列表

文件名大小
16.sdram读写测试实验.pdf
16_sdram_test/
16_sdram_test/ax301_ax4010_base.tcl1KB
16_sdram_test/db/
16_sdram_test/db/.cmp.kpt
16_sdram_test/db/logic_util_heursitic.dat
16_sdram_test/db/sdram_pll_altpll.v4KB
16_sdram_test/db/sdram_test.(0).cnf.cdb4KB
16_sdram_test/db/sdram_test.(0).cnf.hdb2KB
16_sdram_test/db/sdram_test.(1).cnf.cdb2KB
16_sdram_test/db/sdram_test.(1).cnf.hdb1KB
...

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号