积分商城

最新搜索： 可靠性设计 快速充电 传感器应用指南 grbl stm32 电路 HD-TVI
您现在的位置是：首页 > 技术资料 > FPGA的SDR平台自适应泛速率综合器设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA的SDR平台自适应泛速率综合器设计

更新时间：2020-11-22 02:17:40 大小：3M 上传用户：zhengdai查看TA发布的资源 标签：fpgasdr 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对SDR(软件无线电)硬件平台的开放性、通用性以及能面向多用户的要求,通过对Altera公司生产的EP3C40Q240系列FPGA芯片进行Verilog语言编程,采用Quartusii软件设计了一种能实现对7路码速率介于32~230kbps之间的泛速率数字信号进行自适应复分接的方案。此外,在此复接合路的基础之上,分别通过AD9856及DM9000等专用芯片实现了无线及网络互通。

Due to the openness and versatility of SDR(software radio)hardware platform,meanwhile in order to meet the requirements of multiple users in the future,an adaptive complex tapping scheme for arranging a pan digital signal code rates from 32 kb/s to 230 kb/s in seven channels is proposed.In particular,this scheme uses Verilog language to program EP3C40Q240 series FPGA chips by Quartus ii software,which are also produced by Altera company.In addition,on the basis of this complex junction circuit,wireless and network interconnection has been achieved through dedicated chips such as AD9856 and DM9000 respectively.

部分文件列表

文件名 大小
FPGA的SDR平台自适应泛速率综合器设计.pdf 3M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号