积分商城

最新搜索： tb67s128 零死角玩转STM32 HAL库 mpc5604c canopen EP3C16Q240 esp32
您现在的位置是：首页 > 技术资料 > 基于FPGA动态可重构计算机的三模冗余改进法
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA动态可重构计算机的三模冗余改进法

更新时间：2020-11-01 07:40:37 大小：2M 上传用户：zhengdai查看TA发布的资源 标签：fpga 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

为了提高动态可重构计算机自身的抗干扰能力,提出一种基于FPGA的动态可重构计算机的三模冗余改进法.采用三模块比较的容错模式,通过对三模冗余的多数表决电路进行检测和动态重构提升整个系统的容错能力,从而降低系统因表决电路故障而产生的错误.经Virtex-4 FPGA的片上PowerPC处理器对该方法进行系统验证,证明此方法的有效性和正确性.

Aiming at the improvement of the anti-jamming capability of dynamic reconfigurable computers, an improved triple module redundancy(TMR) method based on FPGA was proposed. Through detecting and dynamic reconfiguration of the majority voter circuit of TMR, this methodology enhances the fault-tolerant performance of majority voter circuit, therefore, the probability of misoperation because of the failure of majority voter of TMR was reduced. The methodology had been verified through the on-chip PowerPC processor system of Virtex-4 FPGA. Experimental result supports the effectiveness of this approach presented.

部分文件列表

文件名 大小
基于FPGA动态可重构计算机的三模冗余改进法.pdf 2M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号