您现在的位置是:首页 > 技术资料 > 静态时序分析FPGA
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

静态时序分析FPGA

更新时间:2020-06-22 14:57:59 大小:1M 上传用户:rich0088查看TA发布的资源 标签:静态时序分析fpga 下载积分:4分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

时序约束:是指在逻辑综合,布局布线或静态时序分析时,在综合工具,布局布线工具或sta工具中指定信号的频率/周期,占空比,时延等约束条件,EDA工具根据给定的约束条件来工作。

部分文件列表

文件名 大小
FPGA-静态时序分析(STA).ppt 1M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载