上传资源列表
-
静态时序分析FPGA
大小：1M 更新时间：2020-06-22 下载积分：4分
时序约束：是指在逻辑综合，布局布线或静态时序分析时，在综合工具，布局布线工具或sta工具中指定信号的频率/周期，占空比，时延等约束条件，EDA工具根据给定的约束条件来工作。
大小：1M 更新时间：2020-06-22 下载积分：4分
时序约束：是指在逻辑综合，布局布线或静态时序分析时，在综合工具，布局布线工具或sta工具中指定信号的频率/周期，占空比，时延等约束条件，EDA工具根据给定的约束条件来工作。
本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。
ICP许可证号：京ICP证070360号 21IC电子网 2000- 版权所有
