积分商城

最新搜索： AT32F4xx_StdPeriph_Lib Miscellaneous Devices pspice 1621.7A 雪云飞星 9V锂电池
您现在的位置是：首页 > 技术资料 > 基于FPGA的高速误码测试系统硬件电路设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的高速误码测试系统硬件电路设计与实现

更新时间：2020-04-02 05:04:59 大小：4M 上传用户：zhiyao6查看TA发布的资源 标签：fpga 下载积分：3分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

高速误码测试主要应用于光通信系统的检测中，测试光通信系统的误码率，验证该系统的可靠性。在光通信系统中，系统的误码性能是衡量系统优劣的一个非常重要的指标，它反映数字信息在传输过程中受到损伤的程度。

    本课题提出的高速误码测试系统，应用于对光通信系统中不同速率SFP光模块和九针光模块的误码测试，并且能进行人机界面交互和单机两种测试模式。鉴于国外高速误码仪性价比低和国内误码仪的功能单一以及测试速率较低的现状，近年来光通信系统中越来越多光模块的应用，研发高性能的高速误码测试系统显得尤为重要。本系统是基于FPGA研制而成，连续速率误码测试可达3.125Gbps。

    本文主要完成了以下几个方面：

    1)分析已有的误码测试的实现方式：软件实现；FPGA与单片机实现；FPGA和外部并串处理芯片等方式，应用FPGA实现逻辑设计和控制电路的方案。

    2)误码测试系统主要基于FPGA和外围电路实现，这就要求电源系统中电压多样，电压稳定性和功耗，系统通过SPICE仿真分析，实现DC/DC电源和LDO共同供电的电源方案，电源子板设计和调试很好的满足整个电源系统要求。

    3)系统实现7种速率的误码测试，时钟系统通过方案验证，时钟基频和时钟抖动性能要求高，选择高精度晶振输入设计时钟系统，才完全满足系统要求。

    4)误码测试系统作为测试系统，系统抖动要求高，通过实际调测和理论分析，分别从电源系统，时钟系统，PCB设计分析抖动因素，实现系统优化。

    5)高速误码测试系统的最高测试速率在3.125G，PCB设计应满足高速电路PCB设计要求，课题分别从PCB叠层设计，阻抗控制，电路环流和电路端接技术等方面完成PCB的设计；对高速电路进行信号完整性和电源完整性仿真，达到设计的目标。最后通过系统调试，实现高速误码测试的功能和最优化的性能。

    论文的关键部分在于电源系统和时钟系统硬件电路的设计；在系统PCB设计部分也进行了重点分析和设计，通过系统实际调试，对系统抖动性能分析，实现系统优化，完成整个高速误码测试系统的功能实现和达到测试性能要求。

   

部分文件列表

文件名 大小
基于FPGA的高速误码测试系统硬件电路设计与实现.pdf 4M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号