积分商城

最新搜索： quartus 16.1 数字信号 labview VC企业版 Saber仿真软件的设计与应用 BLDC
您现在的位置是：首页 > 源码 > FPGA中PLL模块的测试代码，代码通过例化一个PLL将25MHz系统时钟倍频到50MHz
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA中PLL模块的测试代码，代码通过例化一个PLL将25MHz系统时钟倍频到50MHz

更新时间：2019-10-15 22:06:29 大小：142K 上传用户：zyf901126查看TA发布的资源 标签：fpgapll模块 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA中PLL模块的测试代码，代码通过例化一个PLL将25MHz系统时钟倍频到50MHz，然后通过两个不同频率时钟控制两个LED灯闪烁，通过闪烁频率可用观察PLL倍频效果.rar

部分文件列表

文件名文件大小修改时间
Pll_prj/.sopc_builder/filters.xml1KB2012-04-27 12:47:56
Pll_prj/db/logic_util_heursitic.dat1KB2012-04-27 12:27:06
Pll_prj/db/pll.(0).cnf.cdb1KB2012-04-27 12:01:42
Pll_prj/db/pll.(0).cnf.hdb1KB2012-04-27 12:01:42
Pll_prj/db/pll.(1).cnf.cdb2KB2012-04-27 12:01:42
Pll_prj/db/pll.(1).cnf.hdb1KB2012-04-27 12:01:42
Pll_prj/db/pll.(2).cnf.cdb2KB2012-04-27 12:01:42
Pll_prj/db/pll.(2).cnf.hdb1KB2012-04-27 12:01:42
Pll_prj/db/pll.cbx.xml1KB2012-04-27 12:27:06
Pll_prj/db/pll.cmp.rdb8KB2012-04-27 12:27:06
Pll_prj/db/pll.cmp_merge.kpt1KB2012-04-27 12:27:06
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号