您现在的位置是:首页 > 经验 > FPGA/CPLD数字电路设计经验
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA/CPLD数字电路设计经验

更新时间:2019-07-31 08:53:39 大小:1M 上传用户:zhaolili0524查看TA发布的资源 标签:FPGACPLD 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA/CPLD数字电路设计经验分享,包含数字设计中的几个基本概念:建立时间和保持时间,竞争和冒险现象,清除和置位信号,触发器和锁存器;以及FPGA/CLD中的一些设计方法,包括:FPGA设计中的同步设计,FPGA设计中的延时电路的产生,如何提高系统的运行速度,信号输出,寄存器异步输入信号,FPGA/CPLD中的时钟设计等。是一篇很好的经验分享,相信对大家的FPGA/CPLD设计会有很大帮助,特此来分享给各位硬件爱好者!

部分文件列表

文件名 大小
fpga经验谈.pdf 1M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载