您现在的位置是:首页 > 技术资料 > FPGA的功耗优化设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA的功耗优化设计

更新时间:2019-04-09 16:51:31 大小:577K 上传用户:sun2152查看TA发布的资源 标签:FPGA 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

在过去的五六年时间里,IC工艺从130nm快速发展到90nm并随后很快进入当前的65nm结点,工艺技术的每一次进步都使得功率管理变得更为重要。

在130nm节点时,IC生产商就开始注意到晶体管的电流泄漏问题,即使在闲置模式下,晶体管也存在由于电流泄漏而带来的功率消耗。进入90nm工艺时代,IC的工作电压进一步下降,但电流泄漏问题更加严重,在器件的总功耗中占有相当大的比重。对于65nm工艺,这些趋势仍在延续。事实上,对65nm工艺来说,电流泄漏问题如此严重,以致许多设计师认为功率管理与实现性能指标同样重要。

传统上FPGA供应商的产品设计面向范围广泛的应用,器件包含大量的高速晶体管,因此FPGA器件的功耗不容小视。与其它采用最先进工艺进行设计的IC一样,FPGA也采用了电流泄漏较大的晶体管设计。然而,对于PFGA来说,设计人员可以充分利用其可编程能力以及相关的工具来准确地估算功耗然后再通过优化技术来使FPGA设计以及相应的PCB板在功率方面效率更高。

部分文件列表

文件名 大小
赛灵思FPGA的功耗优化设计.pdf 577K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载