推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的数字钟设计(VHDL语言实现)

更新时间:2019-01-23 00:29:07 大小:2M 上传用户:sun2152查看TA发布的资源 标签:fpga数字钟设计vhdl 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(1) 举报

资料介绍

本设计为一个多功能的数字钟,具有年、月、日、时、分、秒计数


显示功能,以24小时循环计数;具有校对功能以及整点报时功能。


本设计采用EDA技术,以硬件描述语言VHDL为系统逻辑描述手


段设计文件,在MaxplusI工具软件环境下,采用自顶向下的设计方法,


由各个基本模块共同构建了一个基于FPGA的数字钟。


系统主芯片采用EP1K100QC208-3,由时钟模块、控制模块、计时


模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的

程序,在可编程逻辑器件上下载验证,本系统能够完成年、月、日和时、


分、秒的分别显示,由按键输入进行数字钟的校时、清零、启停功能。


部分文件列表

文件名 大小
大学毕业论文基于FPGA的数字钟设计&40;VHDL语言实现&41;.pdf 2M

全部评论(1)

  • 2019-11-23 21:25:3013767038715

    为什么下载完了是网页????

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载