您现在的位置是:首页 > 教程 > 基于FPGA的8位加法器技术
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的8位加法器技术

更新时间:2017-03-24 09:04:17 大小:593K 上传用户:z00查看TA发布的资源 标签:fpga加法器 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

基于FPGA的8位加法器技术 加法器是数字系统中的基本逻辑器件,可以直接实现加法操作,同时,也可通过组合构成实现减法器和硬件乘法器。加法器可随着是否有低位输入简单分为半加器和全加器。而多位加法器的构成有两种方式:并行进位和串行进位。并行进位加法器设有进位产生逻辑,运算速度较快;串行进位方式是将全加器级联构成多位加法器并行进位加法器通常比串行级联加法器占用更多的资源。随着位数的增加,相同位数的并行加法器与串行加法器的资源占用差距也越来越大。因此,在工程中使用加法器时,要在速度和容量之间寻找平衡点。

部分文件列表

文件名 大小
基于FPGA的8位加法器技术.doc 593K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载