推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于DSP_CPLD的多路PWM发生器的设计

更新时间:2019-06-01 22:41:45 大小:776K 上传用户:sun2152查看TA发布的资源 标签:dspcpldpwm发生器 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

多电平高压变换器采用多电平的方式实现高压输出.每个功率元件不必承受高压,而可以选用低压功率器件,虽然使用的器件总数增加,但系统总体成本有所降低,因而得到了较为广泛的工业应用.整个系统的控制比较复杂,需要多路驱动信号分别控制各个功率单元。以级联H桥型变换器为例,单相N电平级联H桥变流器需要的开关器件的数目是2(W-1)个,三相N电平级联H桥变流器则需要6(W-1)个,而目前常用的TMS320LF2407DSP最多能产生16路PWM,对于三相系统而言,它最多只能为三相三电平变换器提供PWM脉冲.对于超过三相三电平的电路结构,它提供的PWM脉冲发生器显然不够用.

复杂可编程逻辑器件(CPLD)在电力电子中的应用是近年来的一个热点.CPLD具有l/0口多、设计灵活、规模大和速度快的优点,己经有文献用它单独构成一个变频调速系统。但是这样在工程应用中显得成本过于昂贵且开发周期很长,基于以上的原因,本文提出用DSP芯片实现各种复杂的控制算法,利用CPLD的I/O口多、逻辑运算快的优势,用CPLD作为系统的脉冲发生器,实现对级联型多电平变换器的控制,本文基于DSP+CPLD的组成架构,针对三相五电平级联型变换器,采用总线控制方式进行设计,详细介绍了方案的组成原理和各模块的设计方法.


部分文件列表

文件名 大小
基于DSP&95;CPLD的多路PWM发生器的设计.pdf 776K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载