推荐星级:
- 1
- 2
- 3
- 4
- 5
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quart
资料介绍
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件
部分文件列表
文件名 | 文件大小 | 修改时间 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.(0).cnf.cdb | 3KB | 2010-09-13 16:31:08 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.(0).cnf.hdb | 1KB | 2010-09-13 16:31:08 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.(1).cnf.cdb | 1KB | 2010-09-13 16:31:08 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.(1).cnf.hdb | 1KB | 2010-09-13 16:31:08 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.(2).cnf.cdb | 2KB | 2010-09-13 16:31:08 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.(2).cnf.hdb | 1KB | 2010-09-13 16:31:08 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.asm.qmsg | 2KB | 2010-09-13 16:32:04 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.asm_labs.ddb | 5KB | 2010-09-13 16:32:02 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.cbx.xml | 1KB | 2010-09-13 16:31:56 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.cmp.bpm | 1KB | 2010-09-13 16:32:00 |
基于cyclone2 (EP2C8Q) FPGA 设计的由锁相环改变时钟Verilog源码Quartus9.0工程文件/Quartus/db/PLL_TEST.cmp.cdb | 13KB | 2010-09-13 16:32:06 |
... |
全部评论(0)