推荐星级：
- 1
- 2
- 3
- 4
- 5
CPLD和单片机的等精度数字频率计设计
资料介绍
摘要：根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时
开始，消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分：待测频率的整形放大部分；计数部
分，采用CPLD，相位重合点的检测也在CPLD 中完成；频率的计算和显示部分由单片机AT89C51 完成。CPLD 部分的仿真使
用Max+Plus Ⅱ，单片机部分的仿真使用Protues软件。测试结果表明，待测频率在1 Hz~10 MHz范围内，频率计测量精度
高，稳定性好。
部分文件列表
| 文件名 | 大小 |
| 基于CPLD和单片机的等精度数字频率计设计.pdf | 3M |
全部评论(1)
2020-05-15 20:54:33fsj5098
只是一个转载，