积分商城

最新搜索： xc7a50t STM32F103C8T6 stm32f0 usb源码 aiwa I9300 Authorware 4.0
您现在的位置是：首页 > 技术资料 > 基于CML的高速数据传输电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于CML的高速数据传输电路设计

更新时间：2020-07-05 05:18:15 大小：580K 上传用户：守着阳光1985查看TA发布的资源 标签：cml数据传输 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对现代数据传输速度越来越快、数据量越来越大的现状，提出了基于CML数据传输标准的高速数据传输电路的设计。以FPGA为主控制器，协议芯片选用接口标准为CML的内部编码方式为8 b/10 b编码的TLK1501芯片，以此实现高速数据传输。在FPGA中对时钟信号进行了时序约束实现逻辑控制的修正，解决了因内部时钟占空比失真而导致产生误码的问题。电路经试验验证，具有较高的稳定性和可靠性。

A design of high-speed data transmission circuit based on the CML data transfer standard was proposed, which is an important developing for the present situation of the increasingly larger amount of data and faster data transmission speed. The circuit combines FPGA controller and TLK1501 as protocol chip whose internal encoding method is 8 bit/10 bit and interface standards is CML to realize high speed data transmission. It amended the logic control due to the timing constraints of the clock signal and solved the problem of bit errors due to the distortion of the internal clock. The experimental results show that the circuit has a high stability and reliability.

部分文件列表

文件名 大小
基于CML的高速数据传输电路设计.pdf 580K

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号