积分商城

最新搜索： 总线标准 电池故障 PMW-HEX KiCad 品为道宣传册 CurrentRanger
您现在的位置是：首页 > 技术资料 > 应用于高速串行收发器的CDR电路的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

应用于高速串行收发器的CDR电路的设计

更新时间：2020-10-19 13:39:37 大小：218K 上传用户：gsy幸运查看TA发布的资源 标签：串行收发器 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

时钟数据恢复（CDR）电路是高速数据传输系统的重要组成部分。文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法,并进行了仿真和验证,结果表明,电路能够满足系统设计要求。

Clock Date Recovery（CDR） circuit is an important part of high speed data transmission system.In this paper,the basic structure and working principle of a semi-digital dual loop CDR circuit is introduced.Besides,the method of design is put forward.At last,the simulation is done and the simulation results show that this circuit meets the requirement of the system.

部分文件列表

文件名 大小
应用于高速串行收发器的CDR电路的设计.pdf 218K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号