- 1
- 2
- 3
- 4
- 5
Cadence设计LNA的方法
资料介绍
摘要：结合2.4 GHz CMOS低噪声放大器（LNA）电路，介绍如何利用 Cadence软件系列中的c cMOs低噪声放大器设计。首先给出cMos低噪声放大器设计的电路参数计算方法然后结合计算结果利用 Cadence软件进行电路的原理图仿真并完成了电路版图设计以及后仿真仿真结果表明电路的输入/输出均得到较好的匹配由于寄生参数，使得电路的噪声性能有约3dB的降低。对利用 Cadence软件完成cMos射频集成电路设计特别是低噪声放大器设计有较好的参考价值
关键词：低噪声放大器CMos；射频IC；Cadena
Cadence Design Systems Inc.是全球最大的电子设计技术、程序方案服务和设计服务供应商它的解决方案旨在提升和监控半导体计算机系统、网络工程和电信设备、消费电子产品以及其他各类型电子产品的设计。Cadence公司的电子设计自动化产品涵盖了电子设计的整个流程包括系统级设计、功能验证、C综合及布局布线、模拟和混合信号及射频|C设计、全定制集成电路设计、C物理验证、PCB设计和硬件仿真建模等。Cadence软件支持自顶向下（Top2down）的芯片设计，是业界广泛采用的设计工具该软件通过 Library Cell view三级目录辅助芯片设计
（1）设计者为自己要完成的系统任务建立新的Li2brary
（2）分析系统及其指标来确定系统的各个模块每个模块对应于 Library中的一个ce
（3）每个模块的设计包括电路（Schematic）设计和版图（Layout）设计，两者密不可分，电路图与版图都是模块中的vew。
同时 Cadence公司还提供设计方法教学服务帮助客户优化其设计流程；提供设计外包服务，协助客户进入新的市场领域。垂直解决方案是 Cadence为帮助C设计公司迅速建立设计架构并获得更短、可预测性更高的设计周期而推出的独具特色的整套解决方案其目标是为了推动不同领域产品的开发步伐设计锦囊
（Process Design Kit，PDK）是其重要组成部分“锦囊”通过将验证方式和流程与P相结合的方式，更好地应对无线、网络和消费电子等不同领域在设计方面的挑战。通过用“锦囊”，用户可将其宝贵的资源投入在差异化设计而不是基础设计方面
部分文件列表
| 文件名 | 大小 |
| Cadence设计LNA的方法.pdf | 158K |
全部评论(0)