Altium-Designer-DDR分支等长设置方法

更新时间：2020-07-03 17:56:23 大小：1M 上传用户：xzxbybd 查看TA发布的资源 标签：altium designer ddr 下载积分：2分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

长期以来，如何实现DDR与CPU之间时钟，数据，控制线的等长一直是困扰Altium软件用户的一个问题，现提供通过设定From to Editor来实现同一网络中不同节点以及不同网络之间的等长的设计方法供参考：

如下图一所示：在一个SOC连接两个DDR的情况下，由于各信号线对于时序的要求，在PCB设计中随之转换为等长的要求。与此同时，等长包括两个方面，第一，单根网络如address、data等线满足A+B=A+C；第二，要求所有组内不同网络满足A+B=A+C。难点在于Altium Designer常规情况下，A、B、C 三段线属于同一个网络，B与C的等长通过Tools》Interactive Length tuning无法实现，因为Altium的等长功能完全基于不同的网络长度本身，而无法以不同的节点作为参照。
2. 在这样的背景下，From to Editor对不同节点的等长调节有了用武之地，下面我们就用详细的操作步骤来说明在Altium Designer软件中是如何实现等长调节与控制的。
- 启动Windows操作系统，运行Altium Designer
- 将附件DDR_Project解压缩至自己的硬盘中
- 在软件的运行界面执行：文件》打开项目，而后选择DDR_Project文件夹下面的DDR2.PrjPCB，点击“打开”
- 在项目文件下面包含一个相应的原理图框图以及DDRx2_Start.PcbDoc，双击