(Altera) LVDS的应用的Verilog HDL例子程序源代码

更新时间：2023-09-27 08:45:27 大小：421K 上传用户：铁蛋锅查看TA发布的资源 标签：altera lvds verilog hdl 下载积分：7分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

文件名	文件大小	修改时间
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/comp_altera_lib.do	1KB	2003-01-21 17:43:20
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/comp_gate.do	1KB	2003-01-23 16:43:36
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/diff_io_top.vo	74KB	2003-01-23 15:19:16
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/diff_io_top_v.sdo	51KB	2003-01-23 15:19:16
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/gate_sim.do	1KB	2003-01-23 16:40:58
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/stratix/@p@r@i@m_@d@f@f@e/verilog.asm	1KB	2003-01-23 16:26:40
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/stratix/@p@r@i@m_@d@f@f@e/_primary.dat	1KB	2003-01-23 16:26:40
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/stratix/@p@r@i@m_@d@f@f@e/_primary.vhd	1KB	2003-01-23 16:26:40
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/stratix/and1/verilog.asm	2KB	2003-01-23 16:26:40
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/stratix/and1/_primary.dat	1KB	2003-01-23 16:26:40
(Altera) LVDS的应用的Verilog HDL例子程序源代码/sim/stratix/and1/_primary.vhd	1KB	2003-01-23 16:26:40
...