积分商城

最新搜索： CISPR 25 2021 CC6025 STVP UCD3138 神经网络 VW 80808
您现在的位置是：首页 > 技术资料 > 高性能异或门电路的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

高性能异或门电路的设计

更新时间：2020-05-13 10:18:36 大小：213K 上传用户：六3无线电查看TA发布的资源 标签：电路CMOS 下载积分：3分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

在分析已发表的典型异或门电路的基础上,提出一种新型高性能的异或门电路,其电路核心部分仅3个晶体管,包括一个改进型互补CMOS反相器和一个NMOS传输门.在TSMC0.18μm CMOS工艺下经HSPICE模拟.结果表明,与已有的异或门电路相比,新设计在速度和功耗延迟积上具有较大的优势.

Based on the analysis of published XOR gate circuits,a novel design of XOR gate was proposed.The key circuit of the proposed XOR gate uses only three transistors which induded a modified version of complementary CMOS inverter and a NMOS pass transistor logic.HSPICE simulation showed that the proposed design of XOR gate has significant advantages in speed and PDP under the TSMC 0.18 μm CMOS technology,as compared to the existing XOR gate circuits.

部分文件列表

文件名 大小
1589336282高性能异或门电路的设计.pdf 213K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号