积分商城

最新搜索： 总线标准 电池故障 PMW-HEX KiCad 品为道宣传册 CurrentRanger
您现在的位置是：首页 > 应用设计 > 10比特30mss低功耗saradc设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

10比特30mss低功耗saradc设计

更新时间：2019-10-11 23:16:08 大小：10M 上传用户：sun2152查看TA发布的资源 标签：saradc 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

逐次逼近型模数转换器（Successive Approximation Analog to Digital Converter，SARADC）作为一种经典的ADC结构，因其结构简单、与数字电路兼容性好和功耗低等优点在近几年内获得广泛的关注和极大的发展。并且由于SARADC的功耗与采样率线性相关，对于一些医疗设备等不需要连续采样或者输入信号变化不显著的应用非常有利。

论文的目标是设计中等速度中等精度下低功耗SARADC。论文综述了近年来SARADC的国内外研究发展现状，比较分析了低功耗ADC的实现方式。论文原理图设计包括模数转换器（Digital to Analog Converter，DAC）设计、比较器设计、异步逻辑设计、开关设计和数字误差校准（Digital Error Correction，DEC）设计。针对低功耗的要求，本论文选择了电容阵列型DAC和单调开关转换方式，并通过复用已经动作的电容，防止比较器输入共模电平持续降低到地。DAC结构方面，通过拆分高位电容叠加到原本二进制电容阵列上的方法形成非二进制冗余电容。选择低功耗比较器方案，并设计比较器失调电路和亚稳态检测电路，设计了异步自控制的逻辑控制模块，避免高速的外部时钟。

基于SMIC180nm CMOS工艺完成原理图设计、版图设计及后仿真。版图面积为340um×370um。

工作电源1.8V，采样时钟为30MHz，差分输入频率9.023MHz的单音正弦信号下后仿真结果显示SINAD为50dB，SFDR为58.4dB，ENOB为8.02比特，NL和DNL均小于1LSB。满足最初的设计指标要求。


部分文件列表

文件名 大小
10比特30mss低功耗saradc设计.pdf 10M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号