推荐星级：
- 1
- 2
- 3
- 4
- 5
VHDL数字秒表的设计，reset为归零设置，start为重新计时设置
资料介绍
VHDL数字秒表的设计，reset为归零设置，start为重新计时设置
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 数字秒表的设计/db/time.db_info | 1KB | 2008-06-23 13:51:50 |
| 数字秒表的设计/db/time.(2).cnf.cdb | 1KB | 2008-06-23 16:24:44 |
| 数字秒表的设计/db/time.(2).cnf.hdb | 1KB | 2008-06-23 16:24:44 |
| 数字秒表的设计/db/time.(3).cnf.cdb | 1KB | 2008-06-23 16:24:44 |
| 数字秒表的设计/db/time.(3).cnf.hdb | 1KB | 2008-06-23 16:24:44 |
| 数字秒表的设计/db/time_cmp.qrpt | 1KB | 2008-06-23 15:04:58 |
| 数字秒表的设计/db/time.cbx.xml | 1KB | 2008-06-23 16:29:42 |
| 数字秒表的设计/db/time.hif | 2KB | 2008-06-23 16:29:42 |
| 数字秒表的设计/db/time.(1).cnf.cdb | 2KB | 2008-06-23 15:05:00 |
| 数字秒表的设计/db/time.(1).cnf.hdb | 1KB | 2008-06-23 15:05:00 |
| 数字秒表的设计/db/time.hier_info | 6KB | 2008-06-23 16:29:40 |
| ... | ||
全部评论(0)