您现在的位置是:首页 > 源码 > VHDL基本语法
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

VHDL基本语法

更新时间:2015-12-09 22:17:50 大小:7K 上传用户:wujianwei3980查看TA发布的资源 标签:VHDL语法 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

VHDL基本语法 基础知识 有需要的朋友下来看看

部分文件列表

文件名大小
VHDL基本语法/1KB
VHDL基本语法/元件例化与层次设计.txt2KB
VHDL基本语法/加法器:generate语句的应用.txt1KB
VHDL基本语法/将16进制转化为std_logic.txt1KB
VHDL基本语法/无符号数到整数的转换.vhd1KB
VHDL基本语法/条件赋值:使用when else语句.vhd1KB
VHDL基本语法/条件赋值:使用列举类型.vhd1KB
VHDL基本语法/条件赋值:使用多路选择器.vhd1KB
VHDL基本语法/计数器:generate语句的应用.txt1KB
VHDL基本语法/计数器:GENERIC语句的应用.txt1KB
VHDL基本语法/计数器:std_logic_unsigned的用法.txt1KB
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载