推荐星级：
- 1
- 2
- 3
- 4
- 5
简单的四选一数据选择器。用Verilog HDL实验的
资料介绍
简单的四选一数据选择器。用Verilog HDL实验的
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| mux4_to_1/mux4_to_1.cr.mti | 1KB | 2015-10-30 22:03:06 |
| mux4_to_1/mux4_to_1.mpf | 83KB | 2015-10-30 22:02:52 |
| mux4_to_1/mux4_to_1.v | 1KB | 2015-10-30 22:02:48 |
| mux4_to_1/mux4_to_1.v.bak | 1KB | 2015-10-30 22:02:38 |
| mux4_to_1/work/_info | 1KB | 2015-10-30 22:02:50 |
| mux4_to_1/work/_lib.qdb | 48KB | 2015-10-30 22:02:50 |
| mux4_to_1/work/_lib1_0.qdb | 32KB | 2015-10-30 22:02:50 |
| mux4_to_1/work/_lib1_0.qpg | 8KB | 2015-10-30 22:02:50 |
| mux4_to_1/work/_vmake | 1KB | 2015-10-30 22:02:50 |
| mux4_to_1/work | 1KB | 2015-10-30 22:02:50 |
| mux4_to_1 | 1KB | 2015-10-30 22:03:06 |
全部评论(0)