推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

一些常用的verilog写的功能模块

更新时间:2012-03-29 20:32:05 大小:105K 上传用户:swary查看TA发布的资源 标签:VHDL/Verilog/EDA源码 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

一些常见的功能模块的编程实现,rtl和行为级实现,有加法器、计数器、移位寄存器、状态机等等

部分文件列表

文件名大小
Verilog_code/1KB
Verilog_code/.opt.v.swp12KB
Verilog_code/add_beh.v3KB
Verilog_code/add_rtl.v5KB
Verilog_code/add_sim.v7KB
Verilog_code/afifo_beh.v4KB
Verilog_code/afifo_rtl.v5KB
Verilog_code/afifo_sim.v6KB
Verilog_code/checksum.v2KB
Verilog_code/check_sim.v5KB
Verilog_code/cnt_beh.v2KB
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载