推荐星级:
- 1
- 2
- 3
- 4
- 5
FPGA可调时钟设计
资料介绍
FPGA时钟设计,可按键调时间,显示24小时计时。
部分文件列表
文件名 | 文件大小 | 修改时间 |
时钟/alert.v | 1KB | 2010-11-05 14:45:50 |
时钟/alert.v.bak | 1KB | 2010-11-05 14:45:02 |
时钟/change.v | 2KB | 2010-11-05 17:16:16 |
时钟/change.v.bak | 2KB | 2010-11-05 17:15:38 |
时钟/clk_contrl.v | 1KB | 2010-11-05 16:39:38 |
时钟/clk_contrl.v.bak | 1KB | 2010-11-05 16:38:34 |
时钟/db/prev_cmp_shizhong.asm.qmsg | 2KB | 2010-11-05 18:18:12 |
时钟/db/prev_cmp_shizhong.fit.qmsg | 41KB | 2010-11-05 18:18:12 |
时钟/db/prev_cmp_shizhong.map.qmsg | 14KB | 2010-11-06 18:51:34 |
时钟/db/prev_cmp_shizhong.qmsg | 15KB | 2010-11-05 18:23:08 |
时钟/db/prev_cmp_shizhong.tan.qmsg | 2KB | 2010-11-05 18:18:12 |
... |
全部评论(0)