推荐星级:
- 1
- 2
- 3
- 4
- 5
基于Verilog的串口通信源码
资料介绍
在altera epm570 fpga上进行串口通信,用1用其所长9用其所长2用其所长0用其所长0用其所长
部分文件列表
文件名 | 文件大小 | 修改时间 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_10.v | 7KB | 2004-06-12 19:48:00 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_10_bb.v | 2KB | 2004-06-12 19:48:00 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_10_wave0.jpg | 100KB | 2004-06-12 19:48:00 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_10_waveforms.html | 1KB | 2004-06-12 19:48:00 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_8.v | 7KB | 2004-06-12 19:50:48 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_8_bb.v | 2KB | 2004-06-12 19:50:48 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_8_wave0.jpg | 100KB | 2004-06-12 19:50:48 |
基于Verilog的串口通信源码/uart_regs/core/myfifo_8_waveforms.html | 1KB | 2004-06-12 19:50:48 |
基于Verilog的串口通信源码/uart_regs/dev/chip_editor.acv | 1KB | 2005-01-14 23:31:32 |
基于Verilog的串口通信源码/uart_regs/dev/cmp_state.ini | 1KB | 2005-01-15 21:31:22 |
基于Verilog的串口通信源码/uart_regs/dev/db/add_sub_1jh.tdf | 6KB | 2004-12-31 13:39:56 |
... |
全部评论(1)
2017-05-24 22:31:41勇者18
还可以,只用来参考下