推荐星级：
- 1
- 2
- 3
- 4
- 5
用verilog实现的串口收发数据程序，已经调试通过
资料介绍
用verilog实现的串口收发数据程序，已经调试通过
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 复件 FPGA程序/did/did.qpf | 1KB | 2007-10-10 23:01:20 |
| 复件 FPGA程序/did/did.qsf | 2KB | 2007-10-10 23:07:56 |
| 复件 FPGA程序/did/did.v | 1KB | 2007-10-10 23:06:24 |
| 复件 FPGA程序/did/did.map.eqn | 3KB | 2007-10-10 23:06:26 |
| 复件 FPGA程序/did/did.map.rpt | 14KB | 2007-10-10 23:06:26 |
| 复件 FPGA程序/did/did.flow.rpt | 4KB | 2007-10-10 23:06:40 |
| 复件 FPGA程序/did/did.map.summary | 1KB | 2007-10-10 23:06:26 |
| 复件 FPGA程序/did/did.fit.eqn | 4KB | 2007-10-10 23:06:36 |
| 复件 FPGA程序/did/did.pin | 29KB | 2007-10-10 23:06:36 |
| 复件 FPGA程序/did/did.fit.rpt | 61KB | 2007-10-10 23:06:36 |
| 复件 FPGA程序/did/did.fit.summary | 1KB | 2007-10-10 23:06:36 |
| ... | ||
全部评论(0)