积分商城

最新搜索： HK32F030M fm1288 dvp orcad 库 MT29F4G08是哪个公司 altium designer 元件库
您现在的位置是：首页 > 教程 > Verilog-HDL讲座第8讲用Verilog-HDL做CPLD设计-时序逻辑
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog-HDL讲座第8讲用Verilog-HDL做CPLD设计-时序逻辑

更新时间：2018-12-04 22:20:32 大小：320K 上传用户：杨义查看TA发布的资源 标签：Verilog-hdl时序逻辑 下载积分：0分 评价赚积分 （如何评价?） 收藏 评论(0) 举报

资料介绍

该文档为Verilog-HDL讲座第8讲用Verilog-HDL做CPLD设计-时序逻辑讲解文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，

部分文件列表

文件名 大小
Verilog-HDL讲座第8讲用Verilog-HDL做CPLD设计-时序逻辑.pdf 320K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源

热门标签

更多>>

最新上传

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号