积分商城

最新搜索： qn8035 CCS3.3 PCB 小孙学变频 TB62726 arduino IDE
您现在的位置是：首页 > 技术资料 > Verilog中条件编译命令-`ifdef、`else、`endif-用法
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog中条件编译命令-`ifdef、`else、`endif-用法

更新时间：2018-09-15 16:07:03 大小：46K 上传用户：sun2152查看TA发布的资源 标签：verilog编译 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

一般情况下，Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，当条件不满足时则对另外一组语句进行编译。

通常在Verilog HDL程序中用到`ifdef、`else、`endif编译命令的情况有以下几种：    （１）选择一个模板的不同代表部分。   （２）选择不同的时许或结构信息。  （３）对不同的ＥＤＡ工具，选择不同的激励。

部分文件列表

文件名 大小
Verilog中条件编译命令-`ifdef、`else、`endif-用法.doc 46K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

  • 我来看看怎 打赏5.00元   3天前

    用户：xzxbybd

  • 21ic下载 打赏310.00元   3天前

    用户：zhengdai

  • 21ic下载 打赏310.00元   3天前

    用户：gsy幸运

  • 21ic下载 打赏310.00元   3天前

    用户：小猫做电路

  • 21ic下载 打赏270.00元   3天前

    用户：liqiang9090

  • 21ic下载 打赏210.00元   3天前

    用户：w178191520

  • 21ic下载 打赏210.00元   3天前

    用户：kk1957135547

  • 21ic下载 打赏110.00元   3天前

    用户：w1966891335

  • 21ic下载 打赏110.00元   3天前

    用户：w993263495

  • 21ic下载 打赏100.00元   3天前

    用户：1111111ffgg

  • 21ic下载 打赏40.00元   3天前

    用户：jh03551

  • 21ic下载 打赏30.00元   3天前

    用户：WK520077778

  • 21ic下载 打赏30.00元   3天前

    用户：sun2152

  • 21ic下载 打赏15.00元   3天前

    用户：x15580286248

  • 21ic下载 打赏25.00元   3天前

    用户：xzxbybd

  • 21ic下载 打赏25.00元   3天前

    用户：ytt006

  • 21ic下载 打赏10.00元   3天前

    用户：poplarly

  • 21ic下载 打赏20.00元   3天前

    用户：muguang28

  • 21ic下载 打赏10.00元   3天前

    用户：konglongcong

  • 21ic下载 打赏10.00元   3天前

    用户：铁蛋锅

  • 21ic下载 打赏20.00元   3天前

    用户：muguang28

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号