您现在的位置是:首页 > 源码 > Verilog HDL设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog HDL设计

更新时间:2010-10-31 20:57:51 大小:347K 上传用户:雪似梅花查看TA发布的资源 标签:Verilog设计 下载积分:2分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

完整的设计资料,可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次

部分文件列表

文件名文件大小修改时间
新建文件夹/连续输入数据处理.doc364KB2006-11-20 22:49:20
新建文件夹/Verilog HDL练习题.pdf99KB2006-11-08 23:32:44
新建文件夹/source/examples.pdf148KB2003-12-06 20:05:38
新建文件夹/source/chap3/adder4.v1KB2003-11-25 13:15:00
新建文件夹/source/chap3/adder_tp.v1KB2003-12-04 19:00:04
新建文件夹/source/chap3/aoi.v1KB2003-12-04 19:36:14
新建文件夹/source/chap3/count4.v1KB2003-12-04 19:35:14
新建文件夹/source/chap3/count4_tp.v1KB2003-12-04 19:02:40
新建文件夹/source/chap3/adder4.acf15KB2004-08-01 00:02:04
新建文件夹/source/chap3/adder4.ndb1KB2004-08-01 00:00:46
新建文件夹/source/chap3/adder4.hif1KB2004-08-01 00:02:04
...

全部评论(0)

暂无评论