推荐星级：
- 1
- 2
- 3
- 4
- 5
数字时钟的verilog源码
资料介绍
数字时钟的verilog实现，准确可靠的源代码，值得学习或者借鉴
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| 数字时钟/clock.asm.rpt | 7KB | 2006-02-18 21:48:26 |
| 数字时钟/clock.cdf | 1KB | 2006-02-18 21:49:24 |
| 数字时钟/clock.done | 1KB | 2006-02-18 21:48:32 |
| 数字时钟/clock.fit.eqn | 44KB | 2006-02-18 21:48:24 |
| 数字时钟/clock.fit.rpt | 57KB | 2006-02-18 21:48:24 |
| 数字时钟/clock.fit.summary | 1KB | 2006-02-18 21:48:24 |
| 数字时钟/clock.flow.rpt | 3KB | 2006-02-18 21:48:32 |
| 数字时钟/clock.map.eqn | 33KB | 2006-02-18 21:48:12 |
| 数字时钟/clock.map.rpt | 19KB | 2006-02-18 21:48:12 |
| 数字时钟/clock.map.summary | 1KB | 2006-02-18 21:48:12 |
| 数字时钟/clock.pin | 19KB | 2006-02-18 21:48:24 |
| ... |
全部评论(0)