推荐星级:
- 1
- 2
- 3
- 4
- 5
FIFO FPGA
资料介绍
异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本设计介绍解决这一问题的一种方法。本设计采用VHDL语言的形式,在QuartusII的开发平台下完成,继而下载到FPGA中实现。
部分文件列表
文件名 | 大小 |
论文.doc | 856K |
全部评论(0)