推荐星级：
- 1
- 2
- 3
- 4
- 5
常用数字电路的设计
资料介绍
[学习要求]可利用简单的VHDL语法进行简单组合逻辑电路和时序逻辑电路的设计。
[重点与难点]
重点：基于真值表的组合逻辑电路的设计； 基于状态机的时序电路的设计。
难点：基于
部分文件列表
| 文件名 | 大小 |
| 常用数字电路的设计 | 333K |
[学习要求]可利用简单的VHDL语法进行简单组合逻辑电路和时序逻辑电路的设计。
[重点与难点]
重点：基于真值表的组合逻辑电路的设计； 基于状态机的时序电路的设计。
难点：基于
| 文件名 | 大小 |
| 常用数字电路的设计 | 333K |
本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。
ICP许可证号：京ICP证070360号 21IC电子网 2000- 版权所有
全部评论(0)