推荐星级：
- 1
- 2
- 3
- 4
- 5
同步时钟电路设计及其与异步时钟信号交互的问题
资料介绍
现在以及过去的四分之一世纪中，实际上大部分数字设计都是基于使用全局时钟信号，以时钟信号控制系统中所有部件的操作。它的优点显而易见：在一个理想的全局时钟的控制下，只要电路的各个功能环节都实现了时序收敛，整个电路就可以可靠的实现预定的功能。 1.1同步电路设计 1.1.1同步电路的定义 所谓同步电路，即电路中的所有受时钟控制的单元，如触发器（Flip Flop）或寄存器（register）都由一个统一的全局时钟控制。如图1.1所示，触发器R1和R2都都由一个统一的时钟clk来控制时序，在R1和R2之间有一堆组合逻辑，这就是一个最简单的同步电路 图1.1 最简单的同步电路 由时序图可见，触发器R1、R2的输出Q1、Q2只有在时钟上升沿处才会改变其值，而在其他时刻寄存器的输出值都保持不变。这种触发方式我们通常称作时钟上升沿触发，相应的触发器R1、R2被称作上升沿触发器，此时序电路称作上升沿触发时序电路 ；
部分文件列表
| 文件名 | 大小 |
| 同步时钟电路设计及其与异步时钟信号交互的问题.pdf | 291K |
全部评论(0)