积分商城

最新搜索： HK32F030M fm1288 dvp orcad 库 MT29F4G08是哪个公司 arduino PCB
您现在的位置是：首页 > 技术资料 > H.264中自适应二进制算术编码的IP核设计及其FPGA验证
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

H.264中自适应二进制算术编码的IP核设计及其FPGA验证

更新时间：2011-04-29 05:20:01 大小：601K 上传用户：stranger13查看TA发布的资源 标签：FPGA适应 下载积分：1分 评价赚积分 （如何评价?） 收藏 评论(0) 举报

资料介绍

阐述H.264/AVC 二进制算术编码的原理，论述此编码的IP 核设计方案及其FPGA 验证。整个设计使用VerilogHDL 语言描述，在 ALDEC 的Active_HDL6.2 平台上进行时序仿

部分文件列表

文件名 大小
H.264中自适应二进制算术编码的IP核设计及其FPGA验证 601K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源

热门标签

更多>>

最新上传

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号