推荐星级：
- 1
- 2
- 3
- 4
- 5
FPGA读写 SDRAM Verilog设计源码Quartus工程文件
资料介绍
FPGA读写 SDRAM Verilog设计源码Quartus工程文件
部分文件列表
| 文件名 | 大小 |
| sdram_rw_test/ | |
| sdram_rw_test/doc/ | |
| sdram_rw_test/par/ | |
| sdram_rw_test/par/PLLJ_PLLSPE_INFO.txt | |
| sdram_rw_test/par/db/ | |
| sdram_rw_test/par/db/.cmp.kpt | |
| sdram_rw_test/par/db/a_gray2bin_7ib.tdf | 2KB |
| sdram_rw_test/par/db/a_graycounter_2lc.tdf | 4KB |
| sdram_rw_test/par/db/a_graycounter_677.tdf | 4KB |
| sdram_rw_test/par/db/alt_synch_pipe_0e8.tdf | 2KB |
| sdram_rw_test/par/db/alt_synch_pipe_1e8.tdf | 2KB |
| ... | |
全部评论(0)