您现在的位置是:首页 > 源码 > 综合时序约束的FPGA和ASIC
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

综合时序约束的FPGA和ASIC

更新时间:2011-03-28 16:54:06 大小:221K 上传用户:bairan168查看TA发布的资源 标签:FPGAASIC时序约束 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

电子系统设计人员使用FPGA来实现他们的原型开发,利用器件的可编程能力验证硬件和软件。一旦设计准备好进行量产时,设计人员寻找某类ASIC以达到功耗、性能和成本目标,特别是,能够提供硬件平台和工具包的ASIC,支持目前采用了FPGA的设计,可以使用相同的I/O、存储器资源和IP。依据这些标准,设计人员降低了ASIC设计出现功能或者时序错误的风险。

部分文件列表

文件名大小
综合时序约束的FPGA和ASIC.pdf255KB
资料说明.txt1KB
Readme-说明.htm1KB

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载