推荐星级:
- 1
- 2
- 3
- 4
- 5
一种FPGA时钟网络中锁相环的实现方案
资料介绍
一种FPGA时钟网络中锁相环的实现方案:摘 要:本文阐述了用于FPGA 的可优化时钟分配网络功耗与面积的时钟布线结构模型。并在时钟分配网络中引入数字延迟锁相环减少时钟偏差,探讨了FPGA
时钟网
时钟网
部分文件列表
文件名 | 大小 |
一种FPGA时钟网络中锁相环的实现方案 | 322K |
全部评论(0)