推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA数字钟的设计:VHDL语言编程,max+plus仿真

更新时间:2019-11-13 22:48:56 大小:263K 上传用户:zyf901126查看TA发布的资源 标签:fpga数字钟vhdl 下载积分:9分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

FPGA数字钟的设计:VHDL语言编程,max+plus仿真

image.png

部分文件列表

文件名文件大小修改时间
硬件描述语言VHDL/clk7.txt1KB2006-10-31 13:52:20
硬件描述语言VHDL/program-h.txt1KB2006-10-24 15:19:04
硬件描述语言VHDL/program-m.txt1KB2006-10-24 14:43:52
硬件描述语言VHDL/program-s.txt1KB2006-10-24 14:30:00
硬件描述语言VHDL/six choose one.txt1KB2006-10-30 22:47:02
硬件描述语言VHDL/wy/clk7.acf15KB2006-10-31 16:45:10
硬件描述语言VHDL/wy/clk7.cnf47KB2006-10-31 16:30:36
硬件描述语言VHDL/wy/clk7.fit3KB2006-10-31 16:42:30
硬件描述语言VHDL/wy/clk7.hif2KB2006-10-31 16:45:10
硬件描述语言VHDL/wy/clk7.mmf1KB2006-10-31 16:42:32
硬件描述语言VHDL/wy/clk7.ndb7KB2006-10-31 16:42:30
...

全部评论(0)

暂无评论