积分商城

最新搜索： 传感器应用指南 grbl stm32 基于STM32的全自动动平衡机控制系统设计 电路 HD-TVI MPLAB IDE v8.62用户手册
您现在的位置是：首页 > 教程 > FPGA的数字时钟的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA的数字时钟的设计

更新时间：2018-08-27 20:26:14 大小：209K 上传用户：杨义查看TA发布的资源 标签：fpga 下载积分：0分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

该文档为基于FPGA的数字时钟的设计讲解文档，

在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字 时钟．通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证．由于数字时钟的通用性 及Verilog HDL语言的可移植性，冈此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中．

 关键词：数字时钟；Verilog HDL；FPGA；QuartusⅡ

部分文件列表

文件名 大小
基于FPGA的数字时钟的设计.pdf 209K

【关注B站账户领20积分】

相关下载

全部评论(1)

  • 2018-09-06 15:10:55fhl1004

    基于FPGA的数字时钟的设计讲解文档，在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟，细致实用

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号