推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA的数字时钟的设计

更新时间:2018-08-27 20:26:14 大小:209K 上传用户:杨义查看TA发布的资源 浏览次数:78 下载积分:0分 下载次数:4 次 标签:fpga 出售积分赚钱 评价赚积分 ( 如何评价?) 收藏 评论(1) 举报

资料介绍

该文档为基于FPGA的数字时钟的设计讲解文档,

在QuartusⅡ开发环境下,用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字 时钟.通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证.由于数字时钟的通用性 及Verilog HDL语言的可移植性,冈此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中.

 关键词:数字时钟;Verilog HDL;FPGA;QuartusⅡ

部分文件列表

文件名 大小
基于FPGA的数字时钟的设计.pdf 209K

推荐下载

全部评论(1)

  • 2018-09-06 15:10:55fhl1004

    基于FPGA的数字时钟的设计讲解文档,在QuartusⅡ开发环境下,用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟,细致实用

上传资源

已有 258706 个资源

更多>>

项 目 外 包

更多>>

人才招聘