推荐星级：
- 1
- 2
- 3
- 4
- 5
FPGA的数字时钟的设计
资料介绍
该文档为基于FPGA的数字时钟的设计讲解文档，
在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字 时钟．通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证．由于数字时钟的通用性 及Verilog HDL语言的可移植性，冈此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中．
关键词：数字时钟；Verilog HDL；FPGA；QuartusⅡ
部分文件列表
| 文件名 | 大小 |
| 基于FPGA的数字时钟的设计.pdf | 209K |
相关下载
- 华为模块电源管理设计指导-(V100R001_02 Chi...
- 华为LGA模块PCB设计指导_V2.0_20150126.pdf
- HUAWEI Module USB Interface Descriptor Gui...
- HUAWEI ME909s-821 LTE LGA模块硬件指南V100R...
- HUAWEI ME909s-821 LTE LGA Module Acceptanc...
- HUAWEI 30 mm x 30 mm LGA Module Hardware M...
- HUAWEI 30 mm x 30 mm LGA Module Developmen...
- Altium_Designer_规则设置三例.pdf
- STM32F407产品技术培训-DSP库及其例程
- STM32F407产品技术培训-2.浮点单元.pdf
全部评论(1)
2018-09-06 15:10:55fhl1004
基于FPGA的数字时钟的设计讲解文档，在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟，细致实用