推荐星级：
- 1
- 2
- 3
- 4
- 5
FPGA全局时钟资源相关原语及使用
资料介绍
FPGA全局时钟资源相关原语及使用
FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| FPGA全局时钟资源相关原语及使用.txt | 4KB | 2017-03-21 15:21:08 |
全部评论(0)