积分商城

最新搜索： HK32F030M dvp orcad 库 MT29F4G08是哪个公司 arduino PCB stc isp 下载软件
您现在的位置是：首页 > 经验 > FPGA设计环境中加时序约束
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA设计环境中加时序约束

更新时间：2010-10-06 16:40:53 大小：45K 上传用户：wcl169查看TA发布的资源 标签：FPGA设计环境 下载积分：2分 评价赚积分 （如何评价?） 收藏 评论(1) 举报

资料介绍

FPGA设计尤其高速设计中需要注意的时序约束问题

部分文件列表

文件名 大小
FPGA设计环境中加时序约束.doc 45K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(1)

评论赚积分>>

上传资源

热门标签

更多>>

最新上传

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号