推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA设计环境中加时序约束

更新时间:2010-10-06 16:40:53 大小:45K 上传用户:wcl169查看TA发布的资源 标签:FPGA设计环境 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(1) 举报

资料介绍

FPGA设计尤其高速设计中需要注意的时序约束问题

部分文件列表

文件名 大小
FPGA设计环境中加时序约束.doc 45K

全部评论(1)

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载