推荐星级:
- 1
- 2
- 3
- 4
- 5
verilog的 DS18B20例程
资料介绍
基于verilog的DS18B20的代码,用于读取DS18B20的数据并在FPGA开发板上显示
部分文件列表
文件名 | 大小 |
DS18B20 7.1/ | |
DS18B20 7.1/beep.v | 1KB |
DS18B20 7.1/compare.v | 1KB |
DS18B20 7.1/db/ | |
DS18B20 7.1/db/.cmp.kpt | |
DS18B20 7.1/db/DS18B20.(0).cnf.cdb | 4KB |
DS18B20 7.1/db/DS18B20.(0).cnf.hdb | 2KB |
DS18B20 7.1/db/DS18B20.(1).cnf.cdb | 2KB |
DS18B20 7.1/db/DS18B20.(1).cnf.hdb | 1KB |
DS18B20 7.1/db/DS18B20.(2).cnf.cdb | 2KB |
DS18B20 7.1/db/DS18B20.(2).cnf.hdb | 1KB |
... |
全部评论(1)
2019-07-18 20:16:53869830457
写得很详细