推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

DS1302时钟模块(51程序+原理图)

更新时间:2018-06-27 22:43:34 大小:133K 上传用户:潜力变实力查看TA发布的资源 标签:ds1302时钟模块程序原理图 下载积分:0分 评价赚积分 (如何评价?) 收藏 评论(3) 举报

资料介绍

DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路,它可以对年、月、日、周日、时、分、秒进行计时,具有闰年补偿功能,工作电压为2.5V~5.5V。采用三线接口与CPU进行同步通信,并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品,与DS1202兼容,但增加了主电源/后备电源双电源引脚,同时提供了对后备电源进行涓细电流充电的能力。 
DS1302的引脚排列,其中Vcc1为后备电源,VCC2为主电源。在主电源关闭的情况下,也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc1+0.2V时,Vcc2给DS1302供电。当Vcc2小于Vcc1时,DS1302由Vcc1供电。X1和X2是振荡源,外接32.768kHz晶振。RST是复位/片选线,通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能:首先,RST接通控制逻辑,允许地址/命令序列送入移位寄存器;其次,RST提供终止单字节或多字节数据传送的方法。当RST为高电平时,所有的数据传送被初始化,允许对DS1302进行操作。如果在传送过程中RST置为低电平,则会终止此次数据传送,I/O引脚变为高阻态。上电运行时,在Vcc>2.0V之前,RST必须保持低电平。只有在SCLK为低电平时,才能将RST置为高电平。I/O为串行数据输入输出端(双向),后面有详细说明。SCLK为时钟输入端。 

部分文件列表

文件名大小
YL-41时钟模块 资料/
YL-41时钟模块 资料/ds1302 模块原理图.pdf
YL-41时钟模块 资料/配套程序/
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/ds1302.c8KB
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/ds1302.LST
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/ds1302.OBJ
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/DS1302实时时钟
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/DS1302实时时钟.hex2KB
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/DS1302实时时钟.lnp
YL-41时钟模块 资料/配套程序/串行数码管数码管显示/DS1302实时时钟.M51
...

全部评论(3)

  • 2020-09-11 11:11:06懒chong

    这个挺有用的

  • 2018-07-03 14:02:52liuweijia1

    东西挺好

  • 2018-06-29 08:09:36blust5

    下下来看看