积分商城

最新搜索： FPGA VHDL串口 数字信号 JTAGICE mkII 定向声波 千兆网络POE供电
您现在的位置是：首页 > 源码 > verilog HDL编写的数字钟程序
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

verilog HDL编写的数字钟程序

更新时间：2012-01-05 08:51:02 大小：1M 上传用户：niuyuxiang查看TA发布的资源 标签：verilog编写 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

数字钟具有的一切功能均有，整点报时，闹钟，时间调整等等，软件仿真通过，硬件平台测试通过

部分文件列表

文件名文件大小修改时间
digital_clock/cmp_state.ini1KB2011-02-06 10:16:32
digital_clock/db/add_sub_4g8.tdf4KB2010-12-21 19:52:22
digital_clock/db/add_sub_5g8.tdf4KB2010-12-21 19:52:20
digital_clock/db/add_sub_6c8.tdf6KB2010-12-21 19:52:22
digital_clock/db/add_sub_6g8.tdf4KB2010-12-21 19:52:20
digital_clock/db/add_sub_7g8.tdf4KB2010-12-21 19:52:20
digital_clock/db/add_sub_8g8.tdf4KB2010-12-21 19:52:20
digital_clock/db/add_sub_9g8.tdf5KB2010-12-21 19:52:20
digital_clock/db/add_sub_ag8.tdf5KB2010-12-21 19:52:20
digital_clock/db/add_sub_bg8.tdf5KB2010-12-21 19:52:22
digital_clock/db/add_sub_cg8.tdf5KB2010-12-21 19:52:22
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(1)

  • 2016-08-25 01:08:26chenjie13

    不错，挺好的，可以调通。

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号