推荐星级：
- 1
- 2
- 3
- 4
- 5
DDS，FPGA产生，用verilog语言实现
资料介绍
DDS，FPGA产生，用verilog语言实现
部分文件列表
| 文件名 | 大小 |
| dds_quicklogic/ | |
| dds_quicklogic/CLAADD8S.SCH | |
| dds_quicklogic/CLAADD8S.TRE | |
| dds_quicklogic/CLAADD8S.V | |
| dds_quicklogic/CSAC1.SCH | 2KB |
| dds_quicklogic/CSAC1.SYM | |
| dds_quicklogic/CSALOWC1.SCH | 2KB |
| dds_quicklogic/CSALOWC1.SYM | |
| dds_quicklogic/DDS.V | 4KB |
| dds_quicklogic/DDSPA.TF | 3KB |
| dds_quicklogic/DDSPM.TF | 3KB |
| ... | |
全部评论(1)
2019-11-26 12:59:22AIGUO2020
好评