您现在的位置是:首页 > 经验 > DDR3硬件设计和Layout设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

DDR3硬件设计和Layout设计

更新时间:2015-03-29 17:36:10 大小:985K 上传用户:ecoren查看TA发布的资源 标签:DDR3Layout信号完整性 下载积分:0分 评价赚积分 (如何评价?) 打赏 收藏 评论(4) 举报

资料介绍

这是一篇关于 DDR3 SDRAM IP core 的设计向导,出自飞思卡尔,为了实现 PCB 的灵活设计,我们可以采用合适的拓扑结构简化设计时的板级关联性。

部分文件列表

文件名 大小
DDR3硬件设计和Layout设计.pdf 985K

全部评论(4)

  • 2020-05-15 13:24:35yu_xin

    有点实用

  • 2020-04-16 14:14:28dengcadence

    学习学习,正要啊

  • 2020-02-03 21:25:13zhl_9

    非常好,正好需要

  • 2017-10-13 16:22:21FashionEngineer

    好好好

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载