推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

用FPGA实现计算器的加减乘除运算

更新时间:2013-10-05 17:25:49 大小:117K 上传用户:guanggonghjj查看TA发布的资源 标签:FPGA实现 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

计算器的verilog语言程序代码。能实现加、减、乘、除运算。

部分文件列表

文件名 大小
counter.doc 117K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载