推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于高速CMOS时钟的数据恢复电路设计与仿真

更新时间:2018-04-09 13:31:55 大小:2M 上传用户:z00查看TA发布的资源 标签:cmos时钟数据恢复电路设计仿真 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

文中基于2.5 GB/s的高速型数据收发器模型,采用SMIC 0.18 um双半速率CMOS时钟进行数据的恢复处理。设计CMOS时钟主要包含:提供数据恢复所需等相位间隔参考时钟的1.25 GHz、16相频锁相环电路;采用电流逻辑模式前端电路构成的复用CDR环路;滤除亚稳态时钟的采样超前、滞后鉴相器;选择时钟与相位插值的控制时钟电路,以及基于折半、顺序查询算法的数字滤波电路。并对时钟进行数模混合仿真检测,测试结果表明:电路对于2.5 GB/s的差分输入数据,可快速高效完成数据恢复和时钟定时复位,具备极高的开发与应用前景。

部分文件列表

文件名 大小
基于高速CMOS时钟的数据恢复电路设计与仿真.pdf 2M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载